职位&公司对比
职位详情
- 上海
- 10年以上
- 硕士
- 芯片静态低功耗评估
工作内容： 1、负责RTL综合,参与数字kanzhun电路从NETLIST到GDS的设计,包括综合/静态时序直聘分析/布局布线以及可测试性设计等； 2、负责芯片动态功耗和静态功耗评估； 3、根据后端的实际布BOSS直聘局布线情况,协助前端设计或SDC的修改； 4、评估数字后端相关工具使用,参与流程的开发和完善； 任职要求: 1、本科及以上学历,电子、通信、信号处理等相关专业； 2、5年以上数字后端研发经验； 3、有成功流片经验,能独立完成从RTL到GDSsignoff的后端设计工作,包括综合,布局布线,CTS,电源规划,寄直聘生参数提取,物理验证等； 4、熟悉动态功耗和静态功耗kanzhun分析流程；
职位详情
- 上海
- 10年以上
- 本科
- 数字后端
- 后端APR
- DDR
- SOC
工作职责 1. SOC 芯片的顶层集成与布局规划，从Netlist 到GDS，包括Chip/block level Floorplan, 时序分析，时钟数综合，IR drop分析等自动布局布线设计。 2. 建立和优化RTL2GDS flow, 精通RTL2GDS flow的各种 INPUT bossFile。（如netlist, sdc, LEF, LIB, tech file etc., 负责数字后端设计流程的维护和完善 3. 精通STA静态时序分析，负责芯片timing signoff； 4. 精通静态及动态功耗分析，熟练使用PTPX以及Redhawk等功耗分析工具进行功耗分析及signoff； 5. 主导开发和改进后端实现流程和规范； 6. 从后端实现角度为芯片架构定义和设计提供支撑BOSS直聘和改进建议； 任职资格 1. 熟悉主流的APR工具（ICC2，Innovus等），精通后端实现各种工具和流程，如floorplan，place，Power规划，CTS，时序分析，布局布线等 2. 熟练的脚本技能（如tcBOSS直聘l，perl，python） 3. 具备扎实的时序收敛boss与signoff 的技能 4. 10年以上后端APR经验，独立负责过两款以上量产芯片的顶层物理设计和验证工作，具有丰富的后端流程经验 5. 具有很强的项目计划，执行和总结能力 6. DDR/LPDDR PHY相关后端设计经验者优先
技能解析
- 工具使用
- 数字电路
- 设计工作
- 研发经验
- 信号处理
数据来自CSL职业科学研究室
技能解析
- 设计流程
- 设计经验
- 分析工具
- 验证工作
- 项目计划
- 总结能力
- 改进建议
数据来自CSL职业科学研究室
公司福利
- 五险一金
- 年终奖
- 股票期权
- 带薪年假
- 员工旅游
- 节日福利
公司福利
- 交通补助
- 生日福利
- 节日福利
- 免费班车
- 免费工装
- 有无线网
- 团建聚餐
- 餐补
- 带薪年假
- 年终奖
- 定期体检
- 意外险
- 补充医疗保险
- 五险一金
备注
职位发布者未明确表明公司信息，具体可咨询职位发布人进行确认。
备注
职位发布者未明确表明公司信息，具体可咨询职位发布人进行确认。
电子营业执照
京公网安备11010502032801