北京开源芯片研究院招聘

职位描述：

• VHDL
• Verilog

招聘类型：社招、校招、实习 岗位职责： 1. 参与RISC-V多核处理器系统的前端设计，包括架构分析、逻辑设计、功能验证等工作； 2. 根据规格书和需求撰写模块微架构文档，设计和实现处理器核心的某个功能模块，包括路由、一致性（共享缓存和侦听过滤器）、I/O接口桥、内存接口桥、Chiplet等； 3. 按照前端开发流程节点编写和维护相关的Chisel/Verilog/VHDL代码，进行逻辑仿真和验证，确保设计的正确性和性能； 4. 配合功能验证和验证计划的制定，设计和执行相应的验证测试用例； 5. 与团队成员紧密合作，解决设计中遇到的问题，并确保项目的进展和交付； 6. 参与设计文档的编写和设计评审会议，记录设计方案和工作进展，提出改进建议和优化方案。 任职要求： 1. 电子工程、计算机工程或相关专业本科及以上学历，硕/博优先； 2. 熟悉数字芯片前端设计（Chisel、Verilog、VHDL等）和仿真工具，具有良好的代码编写能力和逻辑思维能力； 3. 勤奋好学，有良好的问题解决能力、团队合作精神； 4. 有NoC设计、建模、共享缓存和侦听过滤器、网络协议AXI-ACE-CHI、I/O接口桥、Chiplet等设计经验者优先。

秦女士 刚刚活跃

北京开源芯片研究院 · 人才发展主管