职位&公司对比
职位详情
- 上海
- 3-5年
- 本科
- calibre
- Virtuoso
- layout
1,boss理解半导体制造工艺,熟悉芯片后端设计流程 2,熟练掌握virtuoso/calibre 等模拟版图设计EDA工具 3,理解芯片的可靠性设计要求,如ESD/来自BOSS直聘Labosstch up/EM/IR drop等 4,性格开朗,能够积极主动和周边设计人员交流沟通 5,需要在客户处onsite支持,有BOSS直聘FinFET工艺项目经验者优先
职位详情
- 上海
- 5-10年
- 本科
- FinFet
- 模拟版图
- 高速
职位描述 1. 主持制定公司在Layout相关领域的技术发展规划,明确团队技术能力提升方向。 2. 以前瞻性的思维,洞察高规格、高难度【如:高速接口(串口/并口)系统】的项目潜在需求,领导核心成员进行项目需求分析。 3. 主持先进工艺的自研项目方案设计工作,以PPA为导向,减少迭代次数,并缩短设计周期。 4. 参与公司内部CAD、EDA平台工具的开发优化,基于对新技术、工艺、制程的理解,提升平台工具的开发效率&质量 5. 深入理解跨部门领域(如:ESD技术、CAD等方面),领导团队创新/改良方法,并直聘实际运用于版图设计领域。 6. 与模拟IP设计团队紧密合作,优化并高质量完成模拟IP的版图设计。 7. 完成模拟IP的Floorplan、Layout、DRC、LVS等物理验证。 8. 完成版图的Signoff、Tape o来自BOSS直聘ut、Job-view流程。 9. 团队管理和指导新人;撰写详细的版图设计文档。 10. 可作为项目的版图负责人,与其他团来自BOSS直聘队紧密合作, 按时按质完成交付。 职位要求 1. 微电子及电子类相关专业,本科及以上学历 2. 能主持高难度项目,能够解决各种高难度版图规划与设计问题,负责公司某类产品的版图顶层设计与整合以及独立设计重要模块;能够主持建立本领域内的技术培养体系,如:规划技术成长路径、建立技术资源/知识库、建立员工技术共享与交流机制等,并以文档的形式留存。 3. 熟悉先进工艺节点(FinFET)的模拟版图设计,有PCIE,DDR,USB,Serdes等经验者优先 4. 熟悉模拟版图设计相关EDA工具,譬如:Virtuoso、Laker,Calibre等 5. 熟悉DRC、LVS rule及debug,有ESD,Latchup相关版图经验 6. 责任心强,有良好的沟通与团队协作能力
技能解析
- 设计流程
- 制造工艺
- 交流沟通
- EDA工具
数据来自CSL职业科学研究室
技能解析
- 设计文档
- 团队管理
- 方案设计
- 开发效率
- 技术发展
- 设计工作
- 需求分析
- 设计问题
- PCIE
- 项目需求分析
- 与团队协作
- 协作能力
- 紧密合作
- 顶层设计
- 团队协作
- 团队协作能力
- 好的沟通
- 良好的沟通与
- 项目方案
- 设计相关
- EDA工具
数据来自CSL职业科学研究室
工作时间
工作时间
公司福利
- 交通补助
- 生日福利
- 节日福利
- 团建聚餐
- 带薪年假
- 全勤奖
- 法定节假日三薪
- 节假日加班费
- 夜班补助
- 加班补助
- 保底工资
- 绩效奖金
- 年终奖
- 定期体检
- 五险一金
公司福利
- 交通补助
- 节日福利
- 通讯补贴
- 团建聚餐
- 零食下午茶
- 餐补
- 员工旅游
- 带薪年假
- 股票期权
- 年终奖
- 定期体检
- 意外险
- 补充医疗保险
- 五险一金