职位&公司对比
职位详情
- 杭州
- 不限
- 本科
- C++
- VHDL
- Verilog
- 嵌入式技术
- 嵌入式软件开发
- 单片机开发
岗位职责： 1、负责FPGA模块设计； 2、负责项目开发中的FPGA部来自BOSS直聘分的方案、概要、集成测试文档编写，并完成代码设计、调试仿真、测试； 3、与项目成员合作推进产品开发，优化产品。 任职要求： 1、本科及以上学历，电子、通信、自动化等相关专boss业； 2、精通Altera、Xilinx的相关开发工具及开发流程； 3、精通Verilog、直聘VHDL语法； 4、精通FPGA的基本模块开发，基本通讯端口BOSS直聘的数据传输如,以太网、USB、PCIE、UART、IIC、SPI； 5、熟悉C、C++语法； 6、熟悉嵌入式软件开发模式。
职位详情
- 杭州
- 5-10年
- 本科
- Verilog
工作职责： 1.参与前期评估进行FPGA选型及电路板制作前的简单逻辑验证； 2.根据模块需求完成设计、开发、调kanzhun试工作； 3.根据成本、性能要求进行优化设计； 4.硬直聘件电路的整机调试，问题定位，指标优化； 5.产品、技术资料的设计整理和归档。 任职资格： 1.本科及以上，5年以上工作经验； 2.熟练使用各类片上资源，进行资源优化、性能优化； 3.精通Xilinx/Altera芯片及国产芯片开发环境及仿真调试工具；精通VerilogHDL语言和时序约束、时序boss分析、时序优化方法，掌握FPGA设计、开发流程和仿真技术，具有独立的FPGA编码、仿真、调试能力； 4.有光端机开发经验优先 5.有各种数据接口RS422，SDI，HDMI，千兆以太网等数据拼接转成一路serdes输出设计经验优先；
技能解析
专有技能
- 文档编写
- 产品开发
- 模块开发
- 开发工具
- 开发模式
- UART
- PCIE
- 模块设计
- 软件开发
相同技能
- FPGA
- 开发流程
数据来自CSL职业科学研究室
技能解析
专有技能
- 优化方法
- 设计经验
- 仿真调试工具
- 调试工作
- 性能优化
- 开发经验
- 调试工具
- 设计经验优先
- 优化设计
- 开发环境
- 技术资料
相同技能
- FPGA
- 开发流程
数据来自CSL职业科学研究室
工作时间
上午08:30 - 下午05:30
双休 、 偶尔加班
工作时间
上午08:00 - 下午05:00
公司福利
- 五险一金
- 补充医疗保险
- 定期体检
- 年终奖
- 股票期权
- 带薪年假
- 员工旅游
- 免费班车
- 餐补
- 交通补助
- 包吃
- 节日福利
- 零食下午茶
公司福利
- 生日福利
- 节日福利
- 免费工装
- 团建聚餐
- 包吃
- 员工旅游
- 带薪年假
- 工龄奖
- 节假日加班费
- 年终奖
- 五险一金
推荐对比
更新于 2024-10-24
电子营业执照
京公网安备11010502032801