职位&公司对比

职位详情

• 上海
• 10年以上
• 本科

• Verilog
• gpgpu
• risc-v
• DSA
• asic
• llama
• rtl
• gpu

职位概述: 我们正在寻找一位经验丰富的高级RTL/微架构工程师加入我们的创新团队。理想的候选人应具备丰富的DSA（领域专用架构）ASIC的RTL设计和微架构经验，并且对GPU架构、AI加速和大型语言模型推理负载有深入了解。此职位将涉及设计和优化硬件组件，这些组件是我们先进光计算系统的核心组成部分。此外，熟悉通用GPU（GPGPU）工作负载以及LLAMA训练和推理过程也是非常理想的。 主要职责: RTL设计: 为DSA ASIC开发高质量的RTL代码，确保最佳性能、功耗效率和面积利用率。 微架直聘构开发: 定义和记录关键模块的微架构，包括数据通路、控制逻辑和接口协议，重点集成PIC和EIC组件。 AI加速: 设计和优化用于AI工作来自BOSS直聘负载的硬件加速器，如神经网络处理单元、矩阵乘法引擎和其他专用计算单元。 GPU工作负载优化: 分析和优化GPU工作负载，确保资源高效利用和吞吐量。 熟悉GPGPU工作负载: 开发和优化能够高效kanzhun处理GPGPU工作负载的设计，利用其并行处理能力。 LLAMA训练和推理: 了解并实施支持LLAMA训练和推理过程的硬件解决方案，重点关注高效执行和数据处理。 验证和调试: 与验证团队合作，制定测试计划，调试RTL代码，确保设计的功能正确性和鲁棒性。 系统集成: 与跨职能团队紧密合作，集成和验证整体系统架构中的设计，特别是关注PEs、PICs和外部接口之间的相互作用。 性能分析: 进行详细的性能分析和调优，识别并缓解瓶颈，以满足严格的性能目标。 硬件和软件协作: 与硬件和软件团队协作，确保硬件组件与软件系统的无缝集成，包括固件开发、驱动支持和系统级优化。 文档编写: 创建全面的设计文档，包括规格说明、设计评审和技术报告。 资格要求: 教育: 电子工程、计算机工程或相关领域的学士或硕士学位。 经验: 至少8年ASIC的RTL设计和微架构经验，重点在DSA系统。 技术技能: 精通硬件描述语言（HDL），如Verilog和VHDL。 具备DSA ASIC、GPU架构和AI加速技术的强大背景。 熟悉RISC-V架构，并了解光子集成电路（PIC）。 对大型语言模型推理和工作负载管理有深入理解。 熟悉GPGPU工作负载和LLAMA训练与推理过程。 精通综合、时序分析和功耗优化技术。 具有FPGA原型设计和硬件仿真平台经验者优先。 硬件和软件协作: 在固件开发、驱动支持和系统BOSS直聘级优化方面与软件团队密切合作的经验。 软技能: 优秀的问题解决能力，强大的沟通能力，能够在快节奏的环境中协同工作。