数字前端设计工程师 30-60K·16薪

职位描述:

  • 芯片设计
  • Verilog

岗位职责: 1、RTL/数字电路设计、合成和仿真/验证。 2、FPGA的综合、验证。 3、IP集成、算法实现、接口设计。 4、生成测试模式。 任职资格: 1、熟悉ASIC流程/EDA工具(综合DCG,扫描高速插LEC,CLP,PrimeTime STA,PTPX,低功耗实现)。 2、熟悉ASIC/FPGA的集成。 3、熟悉高速NAND闪存的规格和控制 4、有UFS工作经验,熟悉E MMC/PCIe/NVMe/DRAM的优先考虑 5、2年及以上芯片设计经验 福利待遇: 1、五险一金全额缴纳,公积金按照12%的比例缴纳,额外公司为员工缴纳补充商业保险 2、工作时间:双休,早八点半晚五点半,1小时弹性工作时间。 3、节假日福利:法定假期外的各类补充假期,以及过节福利

郑女士

郑女士 刚刚活跃

合肥康芯威 · 招聘经理
工作地址:

合肥蜀山区智能科技园D3

查看更多信息

打开APP

查看【合肥康芯威】下更多职位

下载BOSS直聘APP
更新时间:2024-10-22