职位&公司对比
职位详情
- 成都
- 5-10年
- 本科
- 数字后端设计
- 集成电路
数字后端工程师 主要职责 •负责ASIC后端设计实现,实现block level Floorplan / Placement / CTS / Routing / Physical Verification •承担模块级Perl/TCL/Shell脚本开发,实现流程自动化,并完善IC物理实现流程 •负责模块级ECO实现,并完成ECO之后的formal,physical verification检查 •完成低功耗方面模块级后端设计(基于UPF/CPF流程) •来自BOSS直聘解决模块级先进工艺所引起的如leakage,信号完整性,DFM及DFT等问题 •协助电路工程师进行相关约束和功能确认 要求 •需boss了解综合、静态时序分析、形式验证、DFT等整个数字IC后端设计流程 •拥有chip level Floorplan/Placement/CTS/Routing/Physical Verification方面的丰富经验; •拥有DFT的实际项目经验,熟悉常用DFT工具, •熟悉STA静态时序分析及低功耗设计与分析 •拥有低功耗设计的经验,IR drop分析,根据power分析修正设计,熟悉UPF/CPF •熟练使用主流的芯片数字设计工具,例如DC,ICC/ICC2,EDI/INNOVUS,PT,Calibre •熟悉关于kanzhunOCV,LVF,MMMC 优化和多功率设计的工作知识 •熟练使用Tcl,Perl,Python等脚本建立自动化流程 •具备SoC及高速IP的物理设计与实现经直聘验; •有28nm及以下工艺的后端设计和signoff经验
职位详情
- 成都
- 5-10年
- 硕士
- STA
- SYN
职位描述 1.负责MEM选型及生成、SUB/TOP 综合,形式验证和静态时序分析,跟进后端反馈时序问题维护SDC质 量; 2.和SOC/IP/DFT/PR等团队紧密合作,全芯片SDC集成,包括phy/io/dft等相关约束; 3.芯片级timing eco以及timing signoff验收,产生SDF并协助验证团队进行后仿工作; 4.维护syn/formal/sta相关流程,脚本自动化,检查各个阶段来自BOSS直聘输出质量; 任职要求: 1.本科及以上; 2.精直聘通Verilog语kanzhun言,掌直聘握综合流程和方法,全芯片综合策略; 3.熟悉Shell/TCL/Per程序; 4.理解signoff相关设置及约束脚本实现; 5.直聘认同公司文化,能够自我激励,并具备团队合作精神; 6.良好的口语及书面表达能力。
技能解析
- ASIC
- 设计流程
- 信号完整性
数据来自CSL职业科学研究室
技能解析
- 良好的口语
- 团队合作精神
- 紧密合作
- 具备团队合作
- 合作精神
- 表达能力
- 团队合作
- 书面表达
- 书面表达能力
数据来自CSL职业科学研究室
工作时间
公司福利
- 五险一金
- 定期体检
- 年终奖
- 股票期权
- 带薪年假
- 零食下午茶
公司福利
- 五险一金
- 补充医疗保险
- 定期体检
- 全勤奖
- 带薪年假
- 员工旅游
- 免费班车
- 包吃
- 零食下午茶
备注
职位发布者未明确表明公司信息,具体可咨询职位发布人进行确认。