职位&公司对比

职位详情

• 厦门
• 3-5年
• 本科

• Verilog
• Perl
• 半导体技术
• FPGA开发
• 电路设计
• 芯片设计
• Cadence

岗位职责： 1、规划系BOSS直聘统及电路验证要求，并检查设计质量； 2、负责完成系统及电路功能验证平台开发与实现； 3、负责完成系统设计及电路的仿真验证； 4、协助编写电路测试计划，仿真生成芯片测试向量及辅助测试； 5、与团队沟通设计目标并且审核所完成的工作质量，相关文档整理。 任职要求： 1、本科以上学历，电子类或微电子相关专业，本科生4年或硕士2年以上IC验证经验或硕士毕业生； 2、熟悉操作Cadence等IC设计平台 ,充分掌握电路验证原理和设计步骤，有一定的器件原理知识； 3、精通Verilog语言，熟悉perBOSS直聘l/tcl/makefile 等脚本语言，熟练使用NC-Verilog/VCS，Prime time等设计EDA工具； 4、熟悉CMOS 数字设计； 5、良好的英语读写沟通能力； 6、勤奋踏实，有上进心,有较强的学习思考能力和良好的团队沟通合作能力； 7、熟悉CMOS混合来自BOSS直聘集成电路设计，熟悉SRAM, DDR2/3，视频接口，通讯方面串行并行接口（SbossERD来自BOSS直聘ES）的相关经验者优先考虑； 8、熟悉System Verilog 语言及UVM验证平台的相关应用，优先考虑。