职位&公司对比
职位详情
- 天津
- 3-5年
- 本科
- 芯片验证
1. 熟练掌握Verilbossog语言的RTL设计，有ASIC或FPGA设计经验者优先； 2. 微电子学、计算机、通直聘信工程、电子科学与技术等相关专直聘业； 3. 具备90nm以下工艺ASIC验证经验； 4. 熟练掌握Verilog、SystemVerilog、Perl、Tcl等语言； 5. 熟悉ASIC仿真验证流程和方法，掌来自BOSS直聘握UVM等验证方法学； 6. 熟练掌握Questa、VCS、Incisive等主流EDA仿真验证工具； 7. 具有良好的沟通能力、职业素质和团队管理能力。
职位详情
- 天津
- 3-5年
- 硕士
- 硬件开发经验
- 通信相关专业
- 电路图设计
职位描述： 1.boss负责产品硬件方案boss设计，电路原理图以及配合PCB进行板卡设计； 2.参与制定产品的总体设计以及可行性评估； 3.负责完成关键器件的选型和认证； 4.负责相关产品技术文档的编写和维护。 任职要求： 1.电子类、BOSS直聘通信类、计算机相关专业，硕士以上学历； 3.具有DSP、FPGA、AR来自BOSS直聘M、AD/DA等硬件开发经验并熟悉相关软件开发环境，熟练BOSS直聘使用硬件调试相关设备； 3.熟悉Cadence等制图软件，有高速电路设计经验者优先； 4.熟悉数字电路、模拟电路知识，具有硬件电路设计经验者优先。
技能解析
专有技能
- ASIC
- 科学与技术
- 具有良好的沟
- 团队管理
- 沟通能力
- 通信工程
- 管理能力
- 好的沟通
- 团队管理能力
- 验证方法学
相同技能
- 设计经验
- FPGA
数据来自CSL职业科学研究室
技能解析
专有技能
- 可行性评估
- 数字电路
- 方案设计
- 硬件开发
- 电路原理图
- 电路设计
- 硬件电路设计
- 开发经验
- 制图软件
- 模拟电路
- 技术文档
- 开发环境
- 软件开发
相同技能
- 设计经验
- FPGA
数据来自CSL职业科学研究室
工作时间
上午08:30 - 下午05:00
工作时间
上午08:30 - 下午05:30
双休 、 偶尔加班
公司福利
- 生日福利
- 节日福利
- 团建聚餐
- 零食下午茶
- 餐补
- 带薪年假
- 股票期权
- 年终奖
- 定期体检
- 五险一金
推荐对比
更新于 2025-01-24
电子营业执照
京公网安备11010502032801