职位&公司对比

招聘中

版图设计工程师

-K
  • 半导体/芯片
  • B轮
招聘中

存储器芯片设计工程师

-K·薪
  • 半导体/芯片
  • 不需要融资

职位详情

  • 北京
  • 1-3年
  • 大专
  • 版图

岗位职责: 1、完成版图布局规划,物理布局,布线和验证,包括dkanzhunrc、lvs、xrc等; 2来自BOSS直聘、与设计工程师有效合作,完成布图设计目标; 3BOSS直聘、负责撰写相kanzhun关layout文档和tapeout文档。 任职要求: 1、微电子学/电子工程等相关专业; 2、熟悉CMOS工艺及其流程,具有扎实的半导体理论基础知识 3、熟练掌握主流EDA软件,如cadencevirtuoso,calibre; 4、具有良好的中英文阅读、沟通和文档写作能力; 5、工作积极主动,具有较强的学习能力、抗压能力和团队合作精神。

职位详情

  • 北京
  • 3-5年
  • 硕士
  • VHDL
  • Verilog
  • PCB设计
  • 电路设计
  • Cadence

岗位职责: 1、 根据产品要求,分解任务,定义设计要求; 2、 理解存储器器件原理,与工艺器件团队沟通针boss对存储器件的设计直聘需求; 3、 根据设计要求,直聘实现译码,列选,存取,感应等通路电路设计与仿真; 4、 和版图工程师定义版图设计方案,完成版图review; 5、 存储器芯片关键通路验证包括译码功能验证,读写功能验证,功耗性能评估和风boss险评估; 6、 理解存储器器件原理,与工艺器件团队沟通针对存储器件的设计需求; 7、 协助测试工程师测试芯片以及找出存储阵列失效原因; 8、 撰写技术文档,解决和设计有关的问题,并积累学习经验,反馈给下一个产品的设计; 9、 完成上级领导安排的其他工作。 任职要求: 1、 电子信息类\器件物理类等相关专业硕士及以上学历,3年以上相关工作经验; 2、 熟练掌握模拟集成电路的设计方法,熟练电路设计工具和验证工具; 3、 熟悉VHDL/Verilog等数字设计语言,掌握数字电路设计流程; 4 熟悉Unix环境,熟悉EDA工具, 例如Cadence等; 5、 有存储产品经验者优先; 6、 有上进心,自我驱动力强,团队协作好。

技能解析

专有技能
  • 团队合作精神
  • 文档写作
  • 电子工程
  • 团队合作
  • 理论基础
  • 较强的学习
  • 写作能力
  • 电子工程等
  • 设计工程
  • 文档写作能力
  • 合作精神
  • 英文阅读
  • 学习能力

    数据来自CSL职业科学研究室

    技能解析

    专有技能
    • 电子信息
    • 数字电路
    • EDA工具
    • 团队沟通
    • 设计方案
    • 集成电路
    • 数字电路设计
    • 电路设计
    • 设计流程
    • 上级领导
    • 写技术文档
    • 团队协作
    • 风险评估
    • 技术文档

      数据来自CSL职业科学研究室

      工作时间

      上午8:30   -   下午5:30
      双休偶尔加班

      工作时间

      上午08:30   -   下午05:30
      双休弹性工作

      公司福利

      • 生日福利
      • 节日福利
      • 团建聚餐
      • 零食下午茶
      • 员工旅游
      • 带薪年假
      • 保底工资
      • 绩效奖金
      • 年终奖
      • 定期体检
      • 意外险
      • 补充医疗保险
      • 五险一金
      • 免费午餐

      公司福利

      • 生日福利
      • 节日福利
      • 免费班车
      • 住房补贴
      • 宿舍有空调
      • 团建聚餐
      • 餐补
      • 员工旅游
      • 带薪年假
      • 法定节假日三薪
      • 节假日加班费
      • 加班补助
      • 股票期权
      • 保底工资
      • 绩效奖金
      • 年终奖
      • 定期体检
      • 意外险
      • 补充医疗保险
      • 五险一金
      更新于 2025-03-23