职位&公司对比
职位详情
- 西安
- 1-3年
- 本科
- 先进工艺节点
- 模拟版图
- Finfet
工作职责: 1、负责Finfet 工艺的版图设计和验证(PLL, IO, SRAM, SerDes等高速模拟版图),并独立完成LVS/DRC/ANT/ERC/EM/PERC等验证; 2、与电路设计工程师沟通完成版图的设计和性能优化; 3、负责IP版图数据的检查,完成release IP 工作,并协助完成芯片的sing-off 流程和tapeout工作。 任职资格: 1、微电子,集成电路,电子工程相关专业本科及以上学历,2boss年及以上版图设计工作经验; 2、熟悉CMOS 集成电路工艺流程和电路的基础知识; 3、熟知版图基本知识,如匹配,寄生,隔离等; 4、理解ESD, Latchup 的原理和相对应的版图设计; 5、熟悉Linux 操作系统工作环境,熟练使用版图设计的相关软件(Virtuoso直聘, Calibre), 熟悉DRC/LVS/ANT/ERC/PERC的流程; 6、有良好的沟通能力,学习能力和团队合作; 7、熟悉shell, skill者优先;有Finfet版图设计经验boss者优先。
职位详情
- 西安
- 1-3年
- 本科
- 数字后端设计
岗位职责: 1.完成netlist到GDS的全流程工作,完成floorplan,place&route,timing closure,power analysis,physickanzhunal verification。 2.有一定的debug能力,能够及时反馈问题。良好的英文沟通能力。 职位要求: 1.熟悉PR,STA,RC Extraction, DRC,LVS等流程; 熟悉PowerBOSS直聘,IR drop/EMkanzhun等流程加分; 2.熟悉来自BOSS直聘EDA工具,如 kanzhunICC, ICC2, Encounter, Innovus, PT, StarRCXT, Calibre etc. 3.有tcl/perl脚本能力. 4.有65/40/28nm设计经验; 有deep sub 16/10/7/5nm设计经验 优先.
技能解析
- 工程相关
- 设计工作
- 设计工作经验
- 电子工程
- 集成电路
- 团队合作
- 电路设计
- 学习能力和
- 设计工程
- 性能优化
- 工艺流程
- 好的沟通
- 学习能力
- 设计经验
- 沟通能力
数据来自CSL职业科学研究室
技能解析
- EDA工具
- 良好的英文
- 设计经验
- 沟通能力
数据来自CSL职业科学研究室
工作时间
公司福利
- 五险一金
- 定期体检
- 加班补助
- 带薪年假
- 餐补
- 团建聚餐
- 通讯补贴
- 节日福利
- 生日福利
- 交通补助
- 项目奖金