职位描述
- 电路设计
- Shell
- Verilog
- 单片机开发
- IC验证
- Python
毕业时间:2025年 招聘截止日期:2025.07.31
1、与模拟/数字工程师合作,建立数模混合IP级/子系统级/系统级验证环境。
2、负责制定验证计划,验证向量表编写,验证平台搭建、调试和验证向量仿真中问题定位,验证结果统计、分析和报告编写。
3、配合模拟电路设计工程师进行问题复现、定位、迭代仿真和给出合理性建议。
4、配合芯片回片测试,问题复现、初步定位和迭代仿真等。
职位要求:
1、本科以上学历,电子,计算机,通信相关专业,有模拟/混合IC项目经验优先
2、掌握模拟电路知识点,了解常用的模拟电路,如比较器、level_shift、放大器等工作原理
3、了解或者仿真过相关模拟IP级模块,如ADC、IO、PLL、RC_CLK等优先
4、熟悉cadence 混合信号相关仿真工具和语言,了解相关语言语法规则。如Xrun、ncscsim、vams等
5、拥有数字验证UVM经验优先,了解常用外设接口UART、SPI、I2C等优先
6、熟练掌握一种脚本语言,如python、shell
7、学习能力强,工作态度积极主动,认真完成领导分配的任务,乐于分享和沟通合作
前期实习津贴:6K-8K/月


陈女士 刚刚活跃
竞争力分析


BOSS 安全提示
BOSS直聘严禁用人单位和招聘者用户做出任何损害求职者合法权益的违法违规行为,包括但不限于扣押求职者证件、收取求职者财物、向求职者集资、让求职者入股、诱导求职者异地入职、异地参加培训、违法违规使用求职者简历等,您一旦发现此类行为, 请立即举报
了解更多职场安全防范知识公司介绍
兆讯以“更安全,更智能”为发展愿景,通过“安全+”的系统级芯片满足物联网不同应用终端的系统安全、逻辑安全、通讯安全、物理安全等需求,从而保护个人或企业终端设备中的数字资产(隐私数据、交易密码、软件版权等)。
工商信息
- 公司名称兆讯恒达科技股份有限公司
- 法定代表人李立
- 成立日期2011-08-03
- 企业类型股份有限公司(港澳台投资、未上市)
- 经营状态存续
- 注册资金5980万人民币
工作地址
点击查看地图
精选职位
页面更新时间:2025-03-11